作為CADence學習者的新手，有很多細節(jié)需要注意，大致走了一下流程，將其中一些步驟記錄下來，也方便以后自己查看,當然軟件版本界面可能略有不同。

使用軟件是Cadence17.4.文章源自四五設計網-http://www.133122.cn/47648.html

繪制方法文章源自四五設計網-http://www.133122.cn/47648.html

第一步：打開軟件，點擊圖標，選擇Allegro PCB Designer，點擊OK.文章源自四五設計網-http://www.133122.cn/47648.html

新建文件，起名字，選擇PCB封裝，也就是Package symbol,點擊OK，然后保存，如下圖，文章源自四五設計網-http://www.133122.cn/47648.html

第二步：設置紙張大小，一些基本參數(shù)。點擊軟件上的“Setup”,選擇第一項“Design Parameter Editor”(設計參數(shù)編輯器).文章源自四五設計網-http://www.133122.cn/47648.html

第三步：選擇焊盤路徑，依舊選擇Setup 選擇 User Preferences Editor ,選擇 Paths（路徑）。找到自己之前畫焊盤的路徑。文章源自四五設計網-http://www.133122.cn/47648.html

繪制部分文章源自四五設計網-http://www.133122.cn/47648.html

從這部開始可以進行真正的繪制部分了。文章源自四五設計網-http://www.133122.cn/47648.html

第4步：使用add Pin (添加焊盤)功能增加焊盤，通過Options功能選項卡，可以進行多種功能選擇，選擇合適的焊盤焊盤后，可以選擇焊盤數(shù)量，就可以防止。文章源自四五設計網-http://www.133122.cn/47648.html

也可以通過Layout 》》Pins,調出焊盤界面。文章源自四五設計網-http://www.133122.cn/47648.html

第5步：

(1)設置Place_Bound_top（放置頂層邊界）:在Package Geometry 大類下，選擇Place_Bound_top，器件之間的邊界，阻止重疊，選好層后，點擊Add,，然后選擇Rectangle。

當覺得柵格位置不好掌控是，可以設置輔助柵格，就像原理圖內部一樣，設置網格，幫助畫線。在setup>>Grids下設置。

（2）設置Assemble_Top(裝配頂層),如下圖，放好Done.

(3)放置絲印層得線Silksscreen_Top（絲印頂層）：也在Package Geometry大類下，選擇silkscreen_Top.

(4)標注器件命名使用，如下圖，選擇Layout>>Labels>>RefDes.我們畫得的板子上，某個電容可能叫”C1″或者“C2”,某個芯片絲印有“U1”或者其他的，這步就是放置這個命名的。